在PMOS中，基板偏壓對電晶體的體進行偏壓，使其電壓高於Vdd；在NMOS中，電壓低於Vss。
由於漏電流是裝置Vth的函數，基板偏壓，也稱為背偏壓，可以降低漏電功耗。 使用這種先進技術，基板或適當的井被偏壓以提高電晶體的閾值，從而降低漏電。 在PMOS中，電晶體的體被偏壓到高於Vdd的電壓。 在NMOS中，電晶體的體被偏壓到低於Vss的電壓。
由於提高Vth也會影響性能，先進的技術允許在活動模式下施加偏置，因此反向偏壓較小，而在待機模式下反向偏壓較強。
將會產生面積和佈線的懲罰。 需要額外的標準單元庫中的引腳以及特殊的庫單元。 偏置電池單元分佈在整個設計中，以為晶體管堆提供電壓。 為了產生偏壓，需要基板偏壓發生器，它也會消耗一些動態功率，部分抵消了漏電的減少。
在先進技術中，較小製程的基板偏壓效果會減少。 在65nm及以下，體偏壓效應減小，降低了漏電控制的好處。 台積電已經發布了關於90nm的4倍減少和65nm的2倍移動的資訊。 因此，預測基板偏壓將被功率閘控所取代。
對於單井技術，PMOS的體連接到n井，NMOS的體連接到p襯底。 對於雙井技術，NMOS的體連接到p井。
根據庫，可以對PMOS、NMOS或兩者都進行基板偏壓。 為了對標準單元的NMOS和PMOS的體進行偏壓，透過電荷泵創建電壓，電荷泵是輸出VDD偏壓和VSS偏壓的自訂塊。
這些電荷泵，大約與PLL大小相同的自訂宏，提供VDD偏壓和VSS偏壓。 然後，這些電壓需要分佈到使用基板偏壓的晶片的各個部分。 有兩種方法可以將偏壓分配到標準單元：
1）使用井接地單元（體偏壓單元）
2）在單元內的接地，為每個標準單元都有VDD偏壓和VSS偏壓引腳，然後將這些引腳分別連接到n井和p子
井接地或體偏壓單元
井接地或體偏壓單元將VDD偏壓和VSS偏壓接腳分別連接到n井和p子。 從理論上講，每個標準單元行必須至少有一個井接地單元。 實際上，每個標準單元行通常需要多個體偏壓或井接地單元，以防止卡住。 設計人員通常有一個規則，在標準單元行中的每個一定距離之間以規則的間隔放置一個接地單元。
添加井接地單元實際上可以節省面積，因為與下面列出的第二種方法相比，唯一的面積增加是井接地單元的面積（比平均1x反相器小）。
典型的體偏壓單元看起來類似於正常的非偏壓單元，除了兩個區別：n井連接到VDD偏壓而不是Vdd，p子連接到VSS偏壓而不是Vss。 將該單元放置在每個標準單元行的多個點上，將該行的n井和p子連接到VDD偏壓和VSS偏置，分別。
單元內接地
單元內接地意味著為每個標準單元都有VDD偏壓和VSS偏壓引腳，然後將這些引腳分別連接到n井和p子。 需要使用額外的引腳將VDD偏壓和/或VSS偏壓連接到每個標準單元的n井和p襯底。
此方法為n井和p子提供了一致的偏壓水平，但佔用更多的面積，因為每個標準單元都必須保留用於偏壓引腳以及接地區域的面積。 由於需要將每個VDD偏壓和VSS偏壓引腳路由到偏壓源，因此它還佔用了大量的佈線資源。
下面顯示了使用VDD偏壓和VSS偏壓引腳的標準單元。 在這裡，不需要額外的體偏壓單元，因為n井和p子的引腳已嵌入到標準單元中。 每個標準單元都有額外的VDD偏壓和VSS偏壓引腳，這些引腳連接到金屬形狀。 然後，這些金屬形狀被接到n井和p子。
基板偏置可能存在的問題
選擇使用基板偏壓的設計人員可能會遇到兩個潛在問題，涉及p子分離和偏壓分佈。
p子分離
對於單井技術，整個晶片矽都是p子。 也就是說，除了已製成n井的晶片的某些部分外，整個晶片晶圓本質上都是p子。 這意味著如果設計人員選擇偏置p子，整個晶片的底層都將被偏壓。 這很少是可取的，因為通常晶片的某些部分（例如任何類比塊）不應該被偏置。
對於n井偏置，這不是問題，因為晶片的n井很容易分離。
這對於具有p井和n井的雙井技術也不是問題。 因此，p井可以與晶片的其餘部分分離，就像n井一樣。
偏壓分佈
無論偏壓分佈方法為何，偏壓電路（VDD偏壓和VSS偏壓）仍必須從電荷泵分佈到井接地單元或標準單元。 大多數EDA工具今天沒有用於基板偏壓的特殊功能。 因此，在路由偏壓分佈網路時，設計人員可能會遇到問題。
更重要的是，這些分散網路佔用了大量的佈線資源，可能會對設計的可路由性產生不利影響。
擴散偏置
擴散偏壓是基板偏壓的替代方法，它繞過了底層分離問題。 在這種技術中，晶體管的擴散被偏置，而不是底層。
需要注意的是，隨著製程的縮小，預計基板偏壓將被功率關閉所取代。 這是因為基板偏壓的節能效益在較小的製程中逐漸減小，從而使PSO成為更具吸引力的選擇。
在一些設計的樣本中，基板偏壓已經顯示漏電功耗減少了10倍。 它可能導致10％的時序損失和不到10％的面積損失。 對實現的影響可能很大。